디지털 논리 회로 설계

LAB6 예비보고서

STM32_2 UART 및 FPGA 서보·SRAM·DAC

학번	2025440031
성명	김영서
작성일	2026년 10월 25일
실험일	2026년 10월 26일

NUCLEO-G474RE · HBE-Combo II-DLD Spartan-7 S75

1. 실험 목적 및 사전 준비 범위

PC에서 입력한 한 바이트를 STM32가 수신하고 UART3를 통해 FPGA로 전달한 뒤, FPGA가 문자를 에코하고 LED 명령을 수행하도록 구성한다. 이어서 서보 PWM, SRAM 양방향 버스, 병렬 DAC를 Verilog로 모듈화하고 자기검사 테스트벤치로 검증한다.

항목	조건
UART	9600 baud, 8N1, newline None
FPGA	xc7s75fgga484-1, 50 MHz
사전 검증	RTL compile, self-checking PASS, VCD
본 실험	XDC 확정, 합성·구현·bitstream, 보드 시연



그림 1. LAB6 사전 준비 파일과 검증 범위

※ 장비 전용 핀은 추측하지 않는다. 확장 GPIO RX, 서보, SRAM, DAC 핀은 교재 핀표를 확인한 뒤 XDC의 TODO에 반영한다.

2. STM32_2 과제5 · PC와 MCU 입출력

2.1 요구사항과 구현

getchar() 결과를 int로 받아 EOF를 구분하고, 유효한 문자이면 문자와 uint8_t 바이트 값을 16진수 두 자리로 출력한다. 입력 1, A, a의 예상값은 0x31, 0x41, 0x61이다.

입력	ASCII	예상
1	0x31	문자 1
A	0x41	문자 A
a	0x61	문자 a



그림 2. STM32 과제5 문자 및 바이트 출력 코드

2.2 확인 방법

MCU VCP 포트를 9600 8N1로 열고 줄바꿈을 None으로 설정한다. 세 문자를 각각 보내 문자와 바이트가 일치하는지 확인한다. 입력 대기 상태를 프로그램 오류로 오해하지 않는다.

3. STM32_2 과제6·7 및 FPGA UART LED

3.1 데이터 경로




그림 3. PC–STM32–FPGA–PC UART 데이터 흐름

과제6은 PC→UART2 VCP→STM32→UART3 PC10→FPGA 확장 GPIO RX→FPGA USB-UART F6→PC 흐름이다. 두 보드의 GND를 공통 연결하며, STM32 전송 결과 0과 FPGA 실제 수신 문자를 각각 확인한다.

3.2 LED 명령

문자	ASCII	동작
0	0x30	OFF
1	0x31	ON
2	0x32	toggle
기타	-	hold

FPGA UART LED · 명령 처리

```
`timescale 1ns/1ps
module lab6_uart_led #(parameter DIV=5208)(input wire clk_50mhz,rst_p,uart_rxd,output wire uart_txd,output wire [7:0] led_out);
wire [7:0] rx_data; wire rx_valid,tx_busy; reg tx_start=0; reg [7:0] tx_data=0; reg led_state=0;
uart_rx #(.DIV(DIV)) u_rx(clk_50mhz,rst_p,uart_rxd,rx_data,rx_valid);
uart_tx #(.DIV(DIV)) u_tx(clk_50mhz,rst_p,tx_start,tx_data,uart_txd,tx_busy);
always @(posedge clk_50mhz) begin
 if(rst_p) begin tx_start<=0;tx_data<=0;led_state<=0; end
 else begin
  tx_start<=0;
  if(rx_valid) begin
   if(!tx_busy) begin tx_data<=rx_data;tx_start<=1; end
   case(rx_data) 8'h30:led_state<=0; 8'h31:led_state<=1; 8'h32:led_state<=~led_state; default:led_state<=led_state; endcase
  end
 end
end
assign led_out={7'b0,led_state};
endmodule
```

그림 4. UART 수신·에코·LED 명령 처리 코드

UART LED 자기검사 결과

```
PASS UART LED: 8N1 echo, 0/1/2 commands, repeat, other, reset

□□: uart_rxd · rx_valid · rx_data · uart_txd · led_out
```

그림 5. UART 8N1 및 LED 명령 자기검사 PASS

USB-UART 자체시험은 RX C6와 TX F6를 쓴다. MCU 연결 시 RX C6를 교재에서 선택한 확장 GPIO의 FPGA 패키지 핀으로 바꾼다. MCU PC10은 FPGA XDC에 적는 핀 번호가 아니다.

4. FPGA 서보모터 제어




그림 6. 서보 위치값과 20 ms PWM 생성 구조

중앙 1500 µs에서 시작해 좌우 입력마다 100 µs씩 변경하며 1000~2000 µs로 제한한다. 두 입력이 동시에 들어오면 유지하고, 새 폭은 다음 20 ms 프레임에서 적용한다.

상태	HIGH 폭	듀티
최소	1.0 ms	5.0%
중앙	1.5 ms	7.5%
최대	2.0 ms	10.0%

서보 자기검사 결과

```
PASS servo: 20ms frame, 1/1.5/2ms pulse, limits, simultaneous input, reset

□□□: 100 / 150 / 200 simulation clocks
```

그림 7. 서보 프레임·펄스·경계값 자기검사 PASS

실제 연결에서는 서보 전원을 FPGA I/O에서 공급하지 않고 교재 전원 구성을 따른다. 중앙과 양쪽 한계 이동을 영상으로 확인한다.

5. FPGA SRAM 읽기·쓰기

쓰기 요청 때 FPGA가 데이터 버스를 구동하고 CS와 WE를 LOW로 만든다. 읽기 때 FPGA 출력은 Z가 되고 SRAM이 버스를 구동한다. 읽기와 쓰기가 동시에 요청되면 모두 비활성화해 버스 충돌을 막는다.

W	R	동작	CS/OE/WE
0	0	idle Z	1/1/1
1	0	write	0/1/0
0	1	read	0/0/1
1	1	blocked	1/1/1



그림 8. SRAM 16주소·버스 해제·충돌 차단 PASS

주소 0~15에 서로 다른 값을 쓴 뒤 같은 주소에서 읽어 LED와 비교한다. SRAM 전용 핀표의 모든 주소·데이터·제어 신호를 XDC에 지정해야 한다.

6. FPGA DAC




그림 9. SRAM 및 DAC 사전 검증 구조

ramp8은 0부터 255까지 증가하고 다음 값은 0이다. update 때 데이터와 채널을 등록하고 WE를 한 클록 LOW로 만들며, 펄스 종료까지 값을 유지한다.

항목	예상
데이터	0→…→255→0
CS/LDAC	LOW 유지
WE	update마다 1 clock LOW
A/B	선택 채널 등록
LED	dac_d와 동일



그림 10. DAC 260회 쓰기·랩어라운드·hold PASS

실제 보드에서는 교재 DAC 핀표를 적용하고 아날로그 출력이 디지털 값에 따라 단계적으로 증가하는지 계측한다.

7. Vivado 및 실험 진행 순서

순서	작업	완료 기준
1	Behavioral Simulation	PASS·파형
2	XDC TODO 반영	모든 top port 핀
3	Run Synthesis	오류 0
4	Run Implementation	Failed Routes 0·timing
5	Generate Bitstream	Complete
6	Program Device	bit 선택
7	보드 시연	사진·영상

각 .xpr의 Simulation Top은 tb, Design Top은 lab6_uart_led, servo_ctrl, sram, dac로 설정했다. 네 Icarus 자기검사는 모두 PASS했고 VCD를 생성했다. 전용 핀표를 채우면 합성·구현으로 진행할 수 있다.

필요한 교재 핀표: UART 확장 GPIO RX 1핀, 서보 출력 1핀, SRAM 전용 전체 핀, DAC 제어 4핀 및 데이터 8핀.

7.1 본 실험 증빙

각 회로의 Vivado 파형, Synthesis/Implementation 완료, Timing Summary, write_bitstream Complete 화면을 저장한다. 보드 시연은 UART 문자 일치와 LED 명령, 서보 한계 이동, SRAM write/read, DAC 출력 변화를 각각 촬영한다.

8. 사전 검증 결과

회로	결과
UART LED	PASS: echo·0/1/2·repeat·other·reset
Servo	PASS: 20 ms·1/1.5/2 ms·limits
SRAM	PASS: 16 address·Z·conflict
DAC	PASS: 260 write·wrap·channel·hold

STM32 과제5·6·7은 각각 ARM Debug 클린 빌드에 성공했고, 과제5가 실험 시작용 활성 상태다. Vivado 네 프로젝트도 xc7s75fgga484-1 대상으로 생성됐다.

9. 참고문헌

[1] ece2_474/docs/STM32_2.md, 컴퓨터와 FPGA 통신, 2026-10-26.

[2] ece2_474/docs/FPGA_additional.md, Servo·SRAM·DAC 설계 및 테스트벤치.

[3] AMD, Vivado Design Suite User Guide: Using Constraints, UG903.

[4] ARM, Cortex-M4 Devices Generic User Guide.